台积电,英特尔,三星未来芯片的新制程路线图对照表

Schedule

最近又看到几篇在讨论英特尔和台积电的制程时间,有许多份写得不差,但过于深入,我想捡其中重要的说。再加上之前英特尔(美股代码:INTC),三星(美股代码:SSNLF),和台积电(美股代码:TSM)这三家公司公布过的公开资料,为有兴趣的投资人整理一下,写成您看到的这篇短文。关于英特尔的进展,所有的人都很关心,这里有英特尔的官方正式文件可参考。

我的书中有关台积电的内容

我在最近的两本书里,都讨论过台积电(美股代码:TSM)这家公司;包括了:

在《超级成长股投资法则》一书中:

  • 2-4节,整个小节专门介绍介绍台积电这家公司
  • 3-3节,分析科技公司的业务发展以掌握关键产业的脉动

在《10倍股法则》一书中:

  • 3-2节,整个小节专门介绍包括台积电和全球的半导体供应链

未来芯片的新制程时间对比

未来的重要节点时程对比

20232024202520262027
台积电3奈米+ (FinFET)2奈米 (GAA) 试产2奈米 (GAA) 1.4奈米 (GAA)
三星3奈米+ (GAA) 2奈米 (GAA) 1.4奈米
英特尔Intel 3(2023下半年) Intel 20A
(2024年初), Intel 18A
(2024下半年)
1.4奈米(Intel 14A) 1.0奈米(Intel 10A)

过去的主要节点的时程对比

201820192020202120222023
台积电7奈米 5奈米,6奈米4奈米3奈米 (FinFET) 3奈米+ (FinFET)
三星8奈米5奈米 , 4奈米3奈米 (GAE) 3奈米+ (GAA)
英特尔Intel 10Intel 7Intel 4(2022下半年), Intel 18A试产Intel 3(2023下半年)

英特尔

请注意以下几点:

  • 英特尔新任执行长基辛格今年上任后,推出了重返芯片代⼯的IDM 2.0计划,又改了制程的命名规则。因为以前它的命名方式容易令人误解(请参考下面的“电晶体密度比较”那个小节的表格比较表,您就暸解为什么了),例如:
    • 在此之前
      • 英特尔的10奈米实际上等于台积电和三星的7奈米
      • 英特尔的7奈米实际上等于台积电和三星的5奈米
    • 现在的
      • Intel 7也就是英特尔的4奈米,采用Enhanced SuperFin
      • Intel 4也就是英特尔的3奈米(采用GAE)
      • Intel 3也就是英特尔的3奈米改良版(采用GAA)
      • Intel 20A也就是英特尔的2奈米;其中的A表示埃,10埃等于1奈米 。
      • Intel 18A也就是英特尔的2奈米+(2奈米加强版)
  • 其中Intel 4会在2023年上半年量产,Intel 3则会在2023年下半年量产。
    • 英特尔在4/24/2022公开宣布把未来所有先进制程计划都提前,称:
      • 2022年下半推出4奈米
    • 2023年推出3奈米
      • 2024年初就能生产20A(2奈米)
      • 2024年下半推18A(1.8奈米)
      • 2026年将推出14A(1.4奈米)
      • 2027年将推出10A(1.0奈米)

三星

三星的3奈米时间:

  • 三星的3奈米的第一个初步版本已研发成功,并已经在2022年6月底正式宣布进行商业量产。
  • 但3奈米改良版(表中三星的3奈米+)正式大量商业化量产时程,根据三星的官方说法,现在已经被延至2023年,也就是落后台积电一年;这将使三星的芯片代工业务受创严重,不利其和台积电和英特尔在未来先进制程上的竞争。

台积电

虽然之前一再被传出碰到技术上的问题和良率上的困扰,但台积电的3奈米的商业化量产时间已经被台积电官方再度确认是2022年下半年。

台积电执行长魏哲家在2023年10月曾表示,依据台积电内部的评估,台积电最新上市的 3 奈米延伸款式,在功率、效能和密度方面,可以和英特尔的 18A 旗鼓相当。

为什么这个表很重要?

对比上面的三家厂商制程路线的时程表格:

  • 英特尔在2021年已经量产Intel 7,相当于台积电的7奈米,⽽台积电早就在2018年量产了,⼤致落后三年。
  • 2023年上半Intel 4将要量产,相当于台积电的4奈米,⽽台积电早就在2020年量产了,落后两年半左右。
  • 到2023年,英特尔规划量产Intel 3,相当于台积电的3奈米,⽽台积电则是在2022年量产了它的3奈米,此时英特尔⼤概落后⼀年。
  • ⽽到了2奈米的阶段,英特尔计划在2024年,也就是提前一年追上台积电的2奈米制程时程。这也意味着⼀年更新⼀代制程上的⼯艺,这是非常有难度的,台积电⼀般是两年提升⼀代⼯艺,英特尔在良率⽅⾯仍有改进的空间,或仍有可能延误。而且按过往英特尔在制程上的一再落后的习性,业界普遍不相信英特尔有能力办到。

我之前在我先前的英特尔目前艰难的困境一文中强调过以下两点:

  • 英特尔和台积电至少有两个半导体制程世代的差距,“即使最佳,一切最顺利的情况”,没有4到5年也不可能达成。
  • “先把先前落后台积电两个世代的制程差距补起来,其它都是多谈。”

注意:毫无意外! 在我发表完 我之前在我先前的英特尔目前艰难的困境一文中强调过以下两点: 这篇文章后;2021 年 12 月 10 日。英特尔的执行长格尔辛格(Gelsinger)认为公司扭亏为盈至少需要五年时间,和我的看法所估计是一样的(这也不是什么秘密,产业界的内行人或华尔街较资深的半导体分析师也都这么看)。

GAA电晶体技术导入

GAA(Gate All Around)是下一代的芯片制程的核心技术,大致而言,台积电是三家中最晚导入的,在2奈米才导入。以下就是三家厂商导入GAA的时程,以及导入的节点的对照表:

GAA名称制程时程
英特尔RobbonFET20A2024
英特尔 RobbonFET 18A2025
台积电GAAFETN2/2奈米2025
三星MCBFET3GAE2022
三星 MCBFET 3GAP2023

电晶体密度比较

整体比较

到2021年底为止,以各家公司已公布的数据为主。以下表格来自WikiChip,数值的单位为百万个电晶体/平方公尺。

制程IBM台积电英特尔三星
22奈米16.50
16奈米/14奈米 28.8844.6733.32
10奈米 5310652
7奈米9718095
5奈米173300127
3奈米290520170
2奈米(20A)333.33490
*外界所估计的逻辑密度

英特尔

我们在前面“未来芯片的新制程时程对比表”那个小节曾说过英特尔以前的命名方式容易令人误解,原因用这个表格比较表来解释您就会暸解了:

  • 英特尔16奈米/14奈米的电晶体是44.67,约略等于台积电10奈米的52.51
  • 英特尔10奈米的电晶体是100.76,约略等于台积电7奈米的91.20
  • 英特尔7奈米的电晶体是237.18,约略等于台积电5/4奈米的171.30

读者现在知道为什么7-8年前开始,眼看着自己的芯片制程推进速度一直遭台积电和三星超越,而找出一番在当时和技术上确实言之成理的说词“我们英特尔的16奈米/14奈米等于台积电的10奈米”,又过了三四年,说法又变成“我们英特尔的10奈米等于台积电的7奈米”,所以并没有落后!请注意此时事实上约落后台积电1-1.5个世代。

但当英特尔的这套陈腔滥调在10年后的现在又被搬出来时,投资人受够了。因为已经落后不只一代了,是落后2-2.5代了(芯片制程一代约差2-3年),再怎么圆都说不过去了。

但大家要特别注意的是:市场上对英特尔的时程和良率多会先抱持怀疑的看法,原因是英特尔先前的记录实在不佳───英特尔的14奈米制程由宣布成功试产到真正客户能在市场上买到,前后被延迟了7年 (2014–2020),这才是英特尔现在最大的问题

三星

三星的部份呢?三星的3奈米虽已研发成功并进行过小部份的商业试产成功。但从晶体管密度、功耗等关键指标看,三星的3奈米实际上与台积电的4奈米及英特尔的Intel 4(原英特尔7奈米)制程相当。

2奈米以下呢?

技术挑战

比利时微电子研究中心(IMEC)表示摩尔定律不会终结,但要很多方面共同贡献。IMEC已经提出1奈米以下至2埃米半导体制程技术和芯片设计路径,延续摩尔定律。

这些努力包括:

  • 整体架构:FinFET器件,插板,原子通道器件
  • 新材料:使用钨或钼新材料,为 1 奈米(A10)制程和 4埃米制程、2 埃米制程结构制造相当于几个原子长度的栅极。
  • 新一代的EUV极紫外线曝光机:艾司摩尔新一代的High-NA EUV曝光机导入,目前客户正在安装High-NA EUV曝光机原型设备,预计2024年会投入商用。相信曝光工具将把摩尔定律扩展到 1 奈米节点以下。
  • GAA架构:从2奈米开始,奈米片堆叠而成的GAA架构是最有可能的概念。IMEC开发的Forksheet架构,可将栅极扩展到超过1奈米制程。

其中的关键艾司摩尔新一代的EUV极紫外线曝光机,关于这家公司,建议您可以参考我的另一篇部落格文章《真正掐住台积电脖子的企业艾司摩尔(ASML)》的说明。

主要厂商的动作

目前1奈米以下的制程都尚在“很初期的阶段”,属于研究和探索的时期。请参考以下的整理:

厂商合作单位主要动态和进展
台积电麻省理工
2022年6 月将原3奈米制程的研发团队转为1.4奈米的研发团队。
2021年5用宣布以铋⾦属特性突破1奈米制程极限,下探⾄1奈米以下。
三星IBMIEDM 2021活动时,IBM与三星共同发表“垂直传输场效应电晶体”(V TFET) 芯片设计。将电晶体以垂直⽅式堆叠,并让电流也垂直流通,使电晶体数量密度再次提⾼,更⼤幅提⾼电源使⽤效率,并突破 1 奈米制程的瓶颈。
英特尔2024下半年准备量产1.8奈米制程
制程

良率的比较呢?

我在部落格另外写了一篇关于先进制程和这三家良率的文章,请各位参考《台积电,三星,英特尔良率和先进制程的比较》这篇文章。

相关文章

重要声明

  • 本站内容为作者个人意见,仅供参考,本人不对文章内容、资料之正确性、看法、与即时性负任何责任,读者请务必自行判断。
  • 对于读者直接或间接依赖并参考本站资讯后,采取任何投资行为所导致之直接或间接损失,或因此产生之一切责任,本人均不负任何损害赔偿及其他法律上之责任。

在〈台积电,英特尔,三星未来芯片的新制程路线图对照表〉中有 7 则留言

    1. AAron,
      2奈米以下的制程技术,现在谈言之过早,因为有不小的困难度(例如已逼近原子物理极限,GAA和现有制程技术会失效..等)。所以目前都还在探索的很初步阶段。但我还是把三家公司的初步宣布成果,加到原文的最后一段了。

  1. 大家都在看半导体厂的制程,很少分析开发/光罩成本。每进入一个新的世代,价钱都是等比上升的。现在能用得起台积电五奈米的已经没有几家了。满好奇到哪个世代,就开始没有成本效益了。

    1. Tony您好,
      的确芯片代工的价钱是”价钱都是等比上升的”,我上周上电视节目时有是到这点,也展示过两张图分别表示过芯片代工的
      “成本”,以及芯片代工的”利润”,但很可惜电视台没有播出来。

发布留言

发布留言必须填写的电子邮件地址不会公开。 必填字段标示为 *

error: Content is protected !!